6、EMI 屏蔽

屏蔽和濾波可以將 EMI 的影響降至*低。一些屏蔽和過(guò)濾選項(xiàng)包括：

• 組件和電路板屏蔽

物理屏蔽是封裝整個(gè)或部分電路板的金屬封裝。目標(biāo)是防止 EMI 進(jìn)入電路板的電路，具體方法因 EMI 來(lái)源而異。

對(duì)于來(lái)自系統(tǒng)內(nèi)部的 EMI，組件屏蔽可用于封裝產(chǎn)生 EMI 的特定組件，從而連接到地，減小天線環(huán)路尺寸并吸收 EMI。其他屏蔽可能會(huì)包裹整個(gè)電路板，以防止來(lái)自外部來(lái)源的 EMI。

例如，法拉第籠是一種厚厚的保護(hù)外殼，旨在阻擋射頻波。這些設(shè)備通常由金屬或?qū)щ娕菽瞥伞?/span>

• 低通濾波

有時(shí)，PCB 可以包括低通濾波器以消除組件中的高頻噪聲。這些濾波器抑制來(lái)自這些部分的噪聲，允許電流在返回路徑上繼續(xù)而不受干擾。

• 電纜屏蔽

傳輸模擬和數(shù)字電流的電纜會(huì)產(chǎn)生*多的 EMI 問(wèn)題，屏蔽這些電纜并將它們前后接地有助于消除 EMI 干擾。

7、跟蹤路由

• 對(duì)輸出相同但方向相反的電流信號(hào)進(jìn)行并聯(lián)布局，以消除磁干擾。

• 應(yīng)*大限度地減少印刷引線的不連續(xù)性。例如，引線寬度不應(yīng)突然變化，引線角超過(guò) 90°。

• EMI 大多由時(shí)鐘信號(hào)線產(chǎn)生，在走線過(guò)程中時(shí)鐘信號(hào)線應(yīng)靠近接地回路。

• 當(dāng)涉及遠(yuǎn)離 PCB 的電線時(shí)，應(yīng)將驅(qū)動(dòng)器放置在連接器旁邊。

• 由于時(shí)鐘引線、行驅(qū)動(dòng)器或總線驅(qū)動(dòng)器的信號(hào)線通常承載較大的瞬態(tài)電流，因此印刷引線應(yīng)盡可能短。對(duì)于分立元件，印刷引線寬度可以達(dá)到大約 1.5mm。然而，對(duì)于 IC，印刷引線的寬度應(yīng)在 0.2mm 至 1.0mm 之間。

• 避免在熱器件周?chē)虼箅娏髁鬟^(guò)的引線周?chē)褂么竺娣e銅箔，否則產(chǎn)品長(zhǎng)時(shí)間處于熱環(huán)境中可能會(huì)導(dǎo)致銅箔膨脹或掉落等問(wèn)題。如果必須使用大面積的銅箔，*好利用柵格，這樣有利于消除銅箔與基板熱粘合產(chǎn)生的逸出氣體。

• 焊盤(pán)中心的過(guò)孔孔徑應(yīng)適當(dāng)大于元件引腳的孔徑。如果焊盤(pán)太大，往往會(huì)產(chǎn)生干焊。

8、路由設(shè)計(jì)

為了*大限度地減少輻射干擾，應(yīng)選擇多層 PCB，內(nèi)層定義為電源層和接地層，以降低電源電路阻抗，并在信號(hào)線產(chǎn)生均勻接地層的情況下阻止公共阻抗噪聲。它通過(guò)改善信號(hào)線和接地層之間的分布電容，在阻止輻射方面發(fā)揮著關(guān)鍵作用。

• 電源線、地線和電路板上的走線對(duì)高頻信號(hào)應(yīng)保持低阻抗。當(dāng)頻率保持如此高時(shí)，電源線、接地線和電路板走線都成為負(fù)責(zé)接收和發(fā)射干擾的小天線。為了克服這種干擾，與增加濾波電容相比，降低電源線、地線和電路板走線所具有的高頻阻抗更為重要。因此，電路板上的走線應(yīng)短而粗且排列均勻。

• 電源線、地線和印刷走線應(yīng)適當(dāng)布置，使其短而直，以盡量減少信號(hào)線和返回線形成的環(huán)路面積。

• 時(shí)鐘發(fā)生器應(yīng)盡可能靠近時(shí)鐘設(shè)備。

• 石英晶體振蕩器的外殼應(yīng)接地。

• 時(shí)鐘域應(yīng)由接地線環(huán)繞，時(shí)鐘線應(yīng)盡可能短。

• 電路板應(yīng)采用45°而不是90°的折線，以減少高頻信號(hào)的傳輸和耦合。

• 單層PCB和雙層PCB應(yīng)采用單點(diǎn)接電源和單點(diǎn)接地。電源線和接地線都應(yīng)盡可能粗。

• I/O 驅(qū)動(dòng)電路應(yīng)靠近電路板邊緣的連接器。

• 關(guān)鍵線要盡量粗，兩邊要加保護(hù)地，高速線路應(yīng)短而直。

• 組件引腳應(yīng)盡可能短，這尤其適用于去耦電容器，使用無(wú)引腳的安裝電容。

• 對(duì)于 A/D 元件，數(shù)字部分和模擬部分的地線不能交叉。

• 時(shí)鐘、總線和芯片選擇信號(hào)應(yīng)遠(yuǎn)離 I/O 線和連接器。

• 模擬電壓輸入線、參考電壓端應(yīng)遠(yuǎn)離數(shù)字電路信號(hào)線，尤其是時(shí)鐘。

• 當(dāng)時(shí)鐘線與 I/O 線垂直時(shí)，干擾比與 I/O 線平行時(shí)更小。此外，時(shí)鐘組件引腳應(yīng)遠(yuǎn)離 I/O 電纜。

• 不應(yīng)在石英晶體或?qū)υ肼暶舾械脑O(shè)備下進(jìn)行跟蹤。

• 切勿在弱信號(hào)電路或低頻電路周?chē)a(chǎn)生電流回路。

• 任何信號(hào)都不應(yīng)該產(chǎn)生循環(huán)。如果必須安排一個(gè)循環(huán)，它應(yīng)該盡可能小。

9、去藕和接地

• 解耦設(shè)計(jì)

由電感和電容組成的低通濾波器能夠?yàn)V除高頻干擾信號(hào)。線路上的寄生電感會(huì)使供電速度變慢，從而使驅(qū)動(dòng)器件的輸出電流下降。

去耦電容的適當(dāng)放置和電感電容儲(chǔ)能功能的應(yīng)用，使得在開(kāi)關(guān)的瞬間為器件提供電流成為可能。在直流回路中，負(fù)載變化會(huì)引起電源噪聲。去耦電容配置可以阻止由于負(fù)載變化而產(chǎn)生的噪聲。

• 接地設(shè)計(jì)

對(duì)于電子設(shè)備，接地是控制干擾的關(guān)鍵方法。如果接地與屏蔽措施正確結(jié)合，大部分干擾問(wèn)題都會(huì)得到解決。